論理検証装置および論理検証方法並びにプログラム

Logic verification device, logic verification method and program

Abstract

【課題】RTL検証によりグリッジの有無を判断する。 【解決手段】検出部110は、RTLデータが示す論理回路における各FFについて、該FFのクロック端子とリセット端子を夫々起点として、該起点の端子に入力される信号の入力経路を遡って、PLL回路と、他のFFと、外部端子とのうちのいずれかに辿りつくまで、複数入力の論理ブロックを検出する。RTLシミュレータ120は、上記RTLデータと、検証用の信号パターンとが入力され、検出部110により検出された各論理ブロックについて、該論理ブロックの複数の入力の変化タイミングを取得する。判断部130は、検出部110により検出された各論理ブロックについて、該論理ブロックの複数の入力の変化タイミング間の差と閾値とを比較することにより、グリッジの有無を判断する。 【選択図】図1
PROBLEM TO BE SOLVED: To determine presence or absence of glitch through RTL verification.SOLUTION: As to each flip-flop in a logic circuit shown by RTL data, a detection unit 110 designates each of a clock terminal and a reset terminal of the flip-flop as a starting point and detects logical blocks for multiple entries until reaching any one of a PLL circuit, other flip-flops and an external terminal by tracing an input path of a signal input to a terminal at the starting point. As to each of the logical blocks where the RTL data and a signal pattern for verification are input and which are detected by the detection unit 110, an RTL simulator 120 acquires changing timing of multiple entries in the logical block. As to each of the logical blocks detected by the detection unit 110, a determination unit 130 determines presence or absence of glitch by comparing a difference between changing timing of multiple entries in the logical block to a threshold.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle